CEALINKDESIGN BLOG

少し時間がたってしまいましたが、PA部分のシュミレーション結果をアップしておきます。

使用デバイスは手持ちの在庫の関係で下記の物です。 

電源電圧は出力的になるべく高い方がベターなので50Vとしています。現在はこの周波数帯（500MHzあたり）までは1KW以上の高出力のデバイスも出回ってきていますが、安定動作のための放熱設計の観点からは非常にハードルが高くなると思います。今回はPAの冷却に水冷方式を考えていますので同一サイズの空冷式よりは冷却能力はあると思いますが、ラジエータやポンプの容量なども含めて検討項目は多いので無理せずに行こうと考えています。

本来は470MHz～860MHzのDTV用のLDMOSですが、432MHzでも当然動作は可能です。しかし、デバイスの設計自体がCWでの動作ではなくPARが10dB程度のDTV信号を想定していますので飽和動作時の特性は要確認です。また、上記のデータシートでのIRLの標準値が非常に悪い値なので実機ではどうなるかが気になる所ですが、上記データは広帯域整合時の物なので狭帯域ではもう少し良くなる事を期待しましょう。

シュミレーション回路です。

使用PCBは安価なFR-4を使用しています。もう少し周波数が高くなると誘電率=3.5位の基板材質がメジャーになりますが、432MHzですのでコスト重視です。

入出力特性結果です。

回路シュミレーションですので『素晴らしい』特性になっていますが、使用部品の定数の誤差や回路の損失などが加味されていないので、実機ではこの通りの特性にはなりません。いかに近い実機特性にできるかが腕の見せ所と言えばその通りなのですが、なかなかこの辺にはノウハウがいる部分でもあります。

また、今回はこのPAを2合成して1KWを目指しますので単体PAの特性バラツキなどはそのまま出力合成器の合成損として出てきてしまいます。したがって、上記回路ではなるべく集中定数部品は使わないで設計しています。